先进封装

随着国际半导体技术路线图（ITRS）的退出，国际器件与系统路线图（IRDS）接棒规划未来15年的技术蓝图，业界对超越CMOS技术的关注度显著提升。异构集成路线图（HIR）的提出强调了构建系统的重要性——即将独立制造的组件集成到高级模块和封装中。 这些集成方案有望实现功能与运行性能的显著提升。随着系统级封装（SiP）、三维与二维互连技术及晶圆级封装（WLP）被确立为异构集成三大核心技术领域，半导体制造中的先进封装技术正通过应对关键驱动因素实现快速演进：

• 需要缩小包体积
• 性能提升
• 降低成本
• 更高产量
• 更便捷的模具测试
• 灵活性增强
• 更快上市时间

四大领先的先进封装形态——扇出型封装、SoIC/微芯片、3D TSV/中介层、双面SIP——预计将为不断增长的市场提供高价值解决方案：

• 移动
• 物联网可穿戴设备
• 汽车
• 医疗保健
• 大数据与计算
• 航空航天与国防

除异构集成技术发展外，更大尺寸的基板规格也在考虑之中。当前晶圆级制造能力已达12英寸/300毫米。为追求更高产能与更低成本，更大规格基板成为目标。尽管450毫米晶圆是晶圆级路线图目标，但可跳过该阶段直接迈向面板级封装（PLP），这或许将成为下一重大突破。 这两种技术路径在微型化和异构集成领域蕴藏巨大潜力，为构建高性能系统提供了诸多机遇与优势。PLP路线有望遵循LCD和PCB制造的成熟标准，从而加速开发与商业化进程。 PLP技术通过扩大面积实现更多芯片生产，最终提升设备与系统产出。在晶圆级封装（WLP）和面板级封装（PLP）中，物理气相沉积（PVD）与电化学沉积（ECD）技术的大面积金属沉积工艺，正为在线/离线薄膜表征开辟新路径——尤其通过非接触式无损检测方法。针对高吞吐量需求，高频涡流技术可精准表征金属层的片电阻、导电性、厚度及均匀性。